A Xilinx Readback Capture vizsgálata

OData támogatás
Konzulens:
Wacha Gábor József
Méréstechnika és Információs Rendszerek Tanszék

Az FPGA design-ok hibáinak kiszűrésére szimulációt, külső teszt eszközöket alkalmaznak. Ezek egyszerű design, rövid vizsgálati idő esetén alkalmasak a hibakeresésre, azonban komplexebb esetekben már nehezen átláthatóvá válnak, esetleg külső eszköz hiányában alkalmazni sem tudjuk őket.

A Xilinx Readback Capture lehetővé teszi, hogy a debug folyamatát valós időben az FPGA-n végezzük el szimuláció, illetve különleges külső eszközök használata nélkül, JTAG kábelen keresztül.

Legfőbb előnye a módszernek, hogy nincs szükség komplikált folyamatra alkalmazásához. A design minimális változtatásával, valamint a konfigurációs memória kiolvasásának megvalósításával egyszerű vizsgálati lehetőséget kínál az FPGA eszközökhöz. A kimenetként kapott memória tartalom értelmezése a design készítés közben generált fájlok segítségével valósítható meg, amely adatokból kimeneti állomány készül.

Továbbfejlesztésként az automatizálás irányába indult el a projekt, amelyet a módszer szimulációval való összevetése jelentett számomra. A program mely elkészült egyszerű designok felügyeletét képes ellátni, de inkább a Capture módszer verifikálására jó, mint automatikus rendszerfelügyeletre.

A szakdolgozatban a módszer megismeréséhez, megértéséhez szükséges alapokat, majd Readback Capture használatát, végül pedig az elkészített programot mutatom be.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.