Általános célú logikai analizátor IP fejlesztése

OData támogatás
Konzulens:
Dr. Horváth Péter
Elektronikus Eszközök Tanszéke

A digitális tervezés méreteinek és összetettségének rendkívüli növekedése miatt az integrált áramkörtervezés egyik kritikus pontja a terv verifikációjának folyamata. A belső jelek korlátozott hozzáférése, a fejlett FPGA tokozás illetve a nyomtatott áramkörök elektronikus zaja mind hozzájárulnak ahhoz, hogy a terv esetleges hibáinak feltárása és verifikációja a tervezési ciklus egyik legnehezebb feladata legyen.

A diplomamunkám célja egy általános célú, ASIC és FPGA technológiára egyaránt szintetizálható logikai analizátor egység tervezése volt.

A diplomatervezés első félévében megismerkedtem a különböző FPGA és ASIC architektúrákkal, összehasonlítottam a standard cellás ASIC-re történő tervezést az FPGA-ra történő tervezéssel, illetve összefoglaltam ezek legfontosabb különbségeit. Megismerkedtem továbbá az FPGA alapú rendszerek debug technikáival, az RTL szimulációs módszerrel, a belső- és külső logikai analizátor alkalmazásával, valamint a két legnagyobb FPGA gyártó (Xilinx, Altera) valós idejű debug eszközeivel is.

A diplomatervezés második félévében VHDL nyelven implementáltam a logikai analizátor különböző moduljait, elvégeztem ezen modulok funkcionális verifikációját testbench-ek segítségével, végül az elkészült rendszert egy Altera DE2-es fejlesztői kártyán lévő, Cyclone II FPGA-ra szintetizáltam, és a rendszernek a szoftverrel történő kommunikációjának élesítési problémáival foglalkoztam.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.