FSK adó-vevő lánc alapsávi digitális áramköreinek tervezése és karakterizálása

OData támogatás
Konzulens:
Dr. Bognár György
Elektronikus Eszközök Tanszéke

A feladatom egy FSK (Frequency Shift Keying, magyarul frekvenciabillentyűzés) adó-vevő lánc alapsávi digitális áramköreinek megtervezése, valamint bizonyos analóg áramköreinek a digitális tartományban való modellezése volt. Az adott rendszer megtervezéséhez szükségem volt áttekinteni az ahhoz szükséges elméleti háttérismereteket a témához kapcsolódó szakirodalmak alapján. A dolgozatomban összefoglalom munkámhoz kapcsolódó elméleti ismeretek közül a fontosabbakat. Utóbbihoz kapcsolódóan bemutatom az FSK moduláció alapjait és a kvadratúra jelek háttérelméletét. Továbbá áttekintem a dolgozatomban a digitális szűrők tervezésének alapjait, amely tárgyalása során megemlítem mind a FIR (Finite Impulse Response, magyarul véges impulzusválaszú), mind az IIR (Infinite Impulse Response, magyarul végtelen impulzusválaszú) szűrőkkel kapcsolatos fontosabb háttérismereteket. Az IIR szűrők ismertetésére különösen nagy hangsúlyt fektetek, mert a megtervezett rendszerben IIR szűrők használatára került sor. Dolgozatomban összefoglalom a fixpontos számábrázolással kapcsolatos tudnivalókat is, amely keretében bemutatom a fixpontos számábrázolás hatásait, a fixpontos aritmetika jellemzőit, illetve a kvantálási zaj témakörét. Ismertetem a diszkrét idejű jelek energiájuk és átlagteljesítményük alapján történő osztályozását, valamint kitérek a bithibaarány fogalmának a meghatározására is.

A rendszerben egy modulátor-demodulátor pár, valamint az összeköttetésükhöz szükséges, a zajjal terhelt csatornát modellező logika található. Célként a rendszer FPGA-ra való implementálása lett kitűzve, amely elvégzéséhez szükség volt a rendszer bizonyos analóg áramköreinek a digitális tartományban való modellezésére, valamint a rendszer hardver leíró nyelven (SystemVerilog) történő megtervezésére. Az FPGA-ra implementált rendszer tesztelésének elősegítése céljából szükség volt egy, szintén az FPGA-n megvalósított tesztkörnyezet megtervezésére, amely tartalmazza a tesztelendő rendszert, végrehajtja annak tesztelését, és egy PC-n futó terminál segítségével, UART interfészen keresztül lehet kapcsolatba lépni vele. Utóbbi segítségével lehet kiadni különböző utasításokat a tesztkörnyezetben található vezérlő logikák számára, például: a tesztelendő rendszer egyes paramétereinek beállítása, a BER (bit-error rate, magyarul bithibaarány) teszt indítása, a BER teszt eredményeinek kiolvasása.

A rendszer hardver leíró nyelven elkészült implementációjának megtervezése előtt azonban el kellett készíteni a rendszer lebegőpontos, illetve fixpontos Matlab modelljeit, amelyek referenciaként szolgáltak a munka későbbi szakaszában a rendszer hardver leíró nyelven elkészült implementációjának megalkotása során. A hardver leíró nyelven megvalósított rendszer szimulációjának eredményeit a Matlab modelleken végzett szimulációk eredményeivel összevetve ellenőrizhető volt előbbinek a Matlab modellek által támasztott elvárásoknak való megfelelése. A lebegőpontos Matlab modellen végzett szimulációk során BER tesztek szimulációját is elvégeztem, amelyek eredményeit a rendszer FPGA-ra történő implementálása után, az annak segítségével elvégzett BER tesztek eredményeivel vetettem össze.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.