Felvonóvezérlő áramkör megvalósítása és funkcionális verifikációja SystemVerilog nyelven

OData támogatás
Konzulens:
Dr. Horváth Péter
Elektronikus Eszközök Tanszéke

Két elterjedten használt hardver leíró nyelvet ismerünk, melyeket csaknem minden esetben használnak, ezek a Verilog és a VHDL. Mindkét nyelv alkalmas digitális rendszerek valamint logikai funkciók alapos modellezésére, ámbár az előálló modellek helyességét verifikálni és ellenőrizni is kell. Erre a célra gyakran egy másik leíró nyelvet, egy hardververifikáló nyelvet alkalmaznak, amely biztosítja mindazokat a funkciókat, amelyre szükség lehet egy precizitást és alapos ellenőrzést igénylő folyamat során. A SystemVerilog nyelv a C és C++ programozási nyelvekből vett át rengeteg szintaktikai elemet, ezáltal egy nyelvben támogatja a rendszerszintű tervezést és verifikációt.

Szakdolgozatom keretében azt szeretném bemutatni, hogy a SystemVerilog nyelv, amelyet leginkább verifikációra használnak, megállja a helyét a digitális rendszerek szintetizálása során is. A SystemVerilog nyelv segítségével szeretnék megvalósítani egy digitális áramkört, ami képes akármennyi felvonó kezelésére. Azért választottam ezt a tématerületet, mivel a liftvezérlés elég nehéz probléma ahhoz, hogy megoldása kihívást jelentsen.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.