HDL modul verifikációja általános UVM keretrendszerben

OData támogatás
Konzulens:
Kis László
Irányítástechnika és Informatika Tanszék

Manapság a piaci verseny hatására fontossá vált, hogy a megvásárolt eszköz a szoftveres frissítéseken kívül hardveresen is módosítható maradjon, ebben fontos szerepet játszik az FPGA. Az FPGA-k programozásához különböző magas szintű hardverleíró nyelveket használnak. Az így megírt modulok verifikációjának folyamata az utóbbi évtizedekben rengeteget fejlődött. Az OVM, majd az UVM megjelenése a fejlődés egyik kulcsmomentuma volt, azóta egyre több fejlesztő cég tér át ezekre a SystemVerilog alapú, objektumorientált metodológiákra. A verifikáció fontosságát mutatja, hogy egyre nagyobb a kereslet a különböző szabványokhoz tartozó Verification IP-kre is.

Dolgozatomban a tesztelési folyamat meggyorsítására és megkönnyítésére egy általános osztályhierarchiát készítettem el, melynek segítségével a konfigurációs osztályok paraméterezésével és a leszármaztatott osztályokban néhány virtuális függvény megírásával egy olyan tesztkörnyezetet építhetünk fel, melybe egyszerűen illeszthetünk különböző VIP-ket is. Ez után a tesztkörnyezet működőképességét és felhasználását egy Smart Card Controller modul verifikációján keresztül mutatom be.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.