Lebegőpontos aritmetikai egység fejlesztése FPGA-n

OData támogatás
Konzulens:
Dr. Max Gyula
Automatizálási és Alkalmazott Informatikai Tanszék

Szakdolgozatom témája egy 64 bites lebegőpontos aritmetikai egység megvalósítása FPGA-n, melynek keretében egy rövid ismertetőt adok az FPGA felépítésről, a lebegőpontos számok IEEE szabványáról, valamint a lebegőpontos számokkal végzett alapműveletekről.

Az FPGA alapú rendszereken megvalósított algoritmusok nagy része eleinte egész és fix pontos számok használatát vette alapul. A lebegőpontos ábrázolás alkalmazásával a valós számok egy lényegesen nagyobb intervalluma fedhető le, mint a fix pontos esetben. Ebből adódóan a számítások is precízebbé válnak. Hátrány azonban, hogy a műveletekhez szükséges erőforrásigény jelentősen nagyobb, mint az egész számok esetében. Az FPGA-k számottevő fejlődésen estek át az elmúlt évtizedekben, s egyre több fejlesztő használja ki az FPGA-k által nyújtott lehetőségeket lebegőpontos műveletek implementálása során.

A fentieket figyelembe véve a célom, hogy az egyes lebegőpontos alapművetek (összeadás, kivonás, szorzás, osztás) algoritmusait implementáljam Verilog HDL nyelven, és az FPGA struktúrájából adódó, a feldolgozás gyorsítását elősegítő pipeline-t alkalmazzam. Ezután következik a megvalósított aritmetikai egység működésének ellenőrzése szimuláció, majd fejlesztőpanelen lévő FPGA-ra égetés segítségével. Fontos egy olyan struktúra létrehozása, mely a későbbi fejlesztési lehetőségeket magában hordozza, például az összetettebb műveletsorok hatékony elvégzésére.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.