Mikroprocesszoros rendszerhez illeszthető általános célú debugger logika fejlesztése

OData támogatás
Konzulens:
Dr. Horváth Péter
Elektronikus Eszközök Tanszéke

A digitális rendszerek összetettségének növekedésével az esetleges hibák okának feltárása és azok javítása egyre nagyobb kihívást jelent. Külső logikai analizátorok vagy valós idejű debug eszközök olyan hardveres és szoftveres hátteret igényelnek, amelyek nem minden esetben állnak a fejlesztő rendelkezésére, az RTL szimuláció pedig megkívánja, hogy a validációt végző személy mélyrehatóan ismerje a rendszert és annak belső jeleit. RTL szimuláció során a terv nem implementálódik a célhardverre, és lehet, hogy működés közben más hibák jelentkeznének, amelyek ezzel a technikával nem detektálhatóak.

Munkám során létrehoztam egy olyan konfigurálható FPGA debugger logikát, amely képes az FPGA-n belüli jeleket megfigyelni, és parametrizálhatósága miatt széleskörűen alkalmazható WISHBONE processzorbusz alapú rendszerekben. A modul képes különböző trigger funkciók megvalósítására, amelyekkel a mintavételezés a rendszeren belüli események vagy adatok alapján vezérelhező a logika újraszintetizálása nélkül.

A debugger modul és a WISHBONE rendszer közti kapcsolat biztosításához létrehoztam egy WISHBONE SLAVE interfészt, amely amellett, hogy megvalósít bizonyos WISHBONE busz ciklusokat, fel van készítve arra, hogy a debugger nagymértékben parametrizálható, míg a WISHBONE adat és cím jelek előre meghatározott méretűek.

A mintavételezés konfigurálására, valamint a mintavett adatok tárolására TCL alapú scriptet írtam, amely használatával a debugger helyes működése igazolható.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.