Nagy pontosságú analóg áramkör layout tervének optimalizálása, különös tekintettel a mechanikai feszültségek keltette parazita hatásokra

OData támogatás
Konzulens:
Takács Gábor
Elektronikus Eszközök Tanszéke

Diplomamunkámban analóg integrált áramkörök fizikai elrendezésével, azaz analóg layout tervezéssel kapcsolatos kérdésekkel foglalkoztam. Olyan layout függő közelségi hatásokat vizsgáltam meg, amik a méretcsökkentés hatására a 250nm-es minimális csíkszélességű technológiától kezdődően komoly problémát jelentenek az áramkörtervezés szempontjából. Irodalomkutatás során megismertem és összefoglaltam ezen effektusok kiváltó okait, hatásukat a tranzisztorok működésére.

Ezeknek a layout függő fizikai effektusoknak az áramkörre való negatív hatásainak mértékét csak a konkrét fizikai elrendezés megtervezése után, az úgynevezett layout extrakció után tudhatjuk meg. Ha a visszafejtett paraméterekkel történő post-layout szimuláció után az áramkör bizonyos tulajdonságai nem felelnek meg a specifikációba foglaltaknak, akkor a kapcsolás újratervezésére lehet szükség, ami mind az áramkörtervezőnek és mind a layout tervezőnek többletmunkát jelent, és az egész tervezési folyamat ideje jelentősen megnőhet.

Munkám során a Cadence integrált áramkörtervező rendszer használatával megterveztem azokat az áramköröket, amelyeken post-layout szimulációk segítségével meghatározhatóak a tervezés sarokpontjai, amiket már az áramkörtervezés korábbi lépéséhez vissza lehet csatolni. Ezen sarokpontokból olyan szabályrendszert hoztam létre, ami segítségével a layout függő közelségi hatások mértéke minimalizálhatóak a tervezés korai szakaszán.

A szimulációkat követően elkészítettem a teszt-áramkör layout tervét chip szintig, így előkészítve azt a gyártásra. Az így elkészített tesztáramkörön végzett mérésekkel a szimulációs eredmények ellenőrizhetők, a felállított szabályrendszer tovább finomítható.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.