Pipeline képfeldolgozás parciálisan újrakonfigurálható FPGA-val

OData támogatás
Konzulens:
Raikovich Tamás
Méréstechnika és Információs Rendszerek Tanszék

A diplomaterv két fontosabb témakört ölel fel. Az egyik téma a képfeldolgozó pipeline, amely a felhasználó által hasznosítható funkcionalitást nyújtja. A másik téma ennek megvalósítási lehetőségei parciálisan rekonfigurálható FPGA eszközön.

A digitális képfeldolgozás alkalmazásaiban nagyon gyakori, hogy a tárgyképen egymást követően különböző módosító eljárásokat hajtanak végre, hogy a kiindulási képből a felhasználás igényeit kielégítő eredményt érjenek el. A gyakorlati alkalmazásokra számtalan példa van, az iparban pozícionálás, minőség-ellenőrzés, a médiaiparban képjavító és képmanipuláló eljárások, a közlekedésben fejlett vezetéstámogató rendszerek, stb. Ezek az eljárások többnyire jól párhuzamosíthatók, és célhardverrel jelentősen gyorsíthatók, akár többszálú CPU-n történő végrehajtáshoz képest is. A párhuzamosítás több szinten valósul meg. Az első szint a pipeline egyes feldolgozó egységeinek egyidejű futtatása biztosítja. A második szintű párhuzamosítás a feldolgozó egységeken belül történik. Az FPGA megfelelő platform ennek megvalósítására. A diplomatervemben egy rekonfigurálható képfeldolgozó pipeline FPGA-s megvalósítását mutatom be. A rendszer a nagysebességű rekonfiguráció által gyorsan és rugalmasan a képfeldolgozási igényekhez szabható. Emellett az FPGA által nyújtott párhuzamosítás lehetőségét is kihasználja a végrehajtás gyorsítására. A felhasznált hardver egy Kintex-7 alapú PCI Express-kompatibilis bővítőkártya. A rendszer használata a felhasználói alkalmazással történik, ami elfedi a PCI Express kommunikációt, a képfeldolgozó pipeline vezérlését és az FPGA rekonfigurációt. A felhasználói alkalmazás egyszerű felületet biztosít a felhasználó felé a képfeldolgozó eljárások kiválasztására és azok végrehajtására.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.