Pipeline szervezésű mikroprocesszor megvalósítása FPGA áramkörben

OData támogatás
Konzulens:
Belső Zoltán
Hálózati Rendszerek és Szolgáltatások Tanszék

A félév során elvégzett munka keretén belül először megvizsgáltam annak a lehetőségét, hogy milyen módon lehetne egy pipeline szervezésű utasítás feldolgozást használó processzort implementálni FPGA-ban. Ennek érdekében folytatott kutatásom során megvizsgáltam a processzorok pipeline-jának működését és megismertem az ehhez a témához kapcsolódó megvalósításbeli nehézségeket, valamint ezek kiküszöbölésére alkalmazott megoldásokat.

Az így elsajátított tudás alapján kiválasztottam egy processzor architektúrát, melynek az implementációját elvégeztem egy Hardver Definíciós Nyelv (Verilog) segítségével. Az elkészült processzor utasításfeldolgozása kiegészült egy egyszerű 4 mélységű pipeline-al, amely elméletileg jelentősen megnöveli a processzor számítási teljesítményét.

Mindezek után az elkészült processzor tesztelése egy logikai analizátor és számos assembly nyelven íródott program segítségével történt. Miután meggyőződtem a működés helyességéről a pipeline utasításfeldolgozásra gyakorolt hatása le lett mérve, alkalmazása végett jelentős teljesítménynövekedés figyelhető meg.

A munka végeredménye egy olyan szoft mikroprocesszor, mely teljes egészében elfér egy modern FPGA-ban anélkül, hogy az adott eszköz erőforrásait jelentősen leterhelné, így ideális kiegészítő lehet olyan projektekhez, melyek esetében szükséges egy aránylag gyorsabb processzor használata.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.