Raszterizáló egység megvalósítása FPGA áramkörön

OData támogatás
Konzulens:
Szántó Péter
Méréstechnika és Információs Rendszerek Tanszék

A diplomaterv feladat egy 3D grafikában alkalmazott raszterizáló egység megtervezése és FPGA-ra implementálása. Ez egy későbbi, teljes grafikus processzor egy komponense lehet. A raszterizálás folyamata a képernyő pixel leképzést és a láthatósági vizsgálatot valósítja meg.

A feladatmegoldás irodalomkutatással indult, amelynek során megismerkedtem a 3D képalkotás megközelítéseivel és konkrét módszereivel, ezek közül is elsősorban az inkrementális képszintézissel és a tile alapú raszterizálással, amelyeket a megoldásomban felhasználok. A dolgozatnak része egy korai verzió elkészítése és tesztelése, amely egy részfeladatot valósít meg, majd annak a kiegészítése és továbbfejlesztése.

A továbbfejlesztés első része a gyakorlati igények feltárásával indult, amely során több programmal és egy open source driverrel megismerkedtem annak érdekében, hogy feldolgozható adatokhoz jussak. Elkészítettem továbbá e nyers adatok értelmezéséhez szükséges Matlab scriptet. Az igények részletes ismerete lehetővé teszi a komponensek újratervezését egy optimálisabb verzió megalkotásához. Ennek véglegesítése, implementálása és tesztelése a diplomaterv megcélzott vége.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.