Soros debug interfész megvalósítása Ethernet-en keresztül

OData támogatás
Konzulens:
Szántó Péter
Méréstechnika és Információs Rendszerek Tanszék

Az FPGA technológia széleskörű használatának egyik oka az újrakonfigurálhatóság. Az eszköz újbóli felprogramozásával azonnal egy más működést ellátó hardver állhat rendelkezésünkre.

Feladatom elkészíthetőségét is ez a tulajdonság tette lehetővé. Adott egy modemkártya, melyen található egy FPGA áramkör és egy ASIC-ben megvalósított, ARM típusú mikroprocesszor (CPU). A kártya előlapi LAN csatlakozójának adatforgalma befut az FPGA-ba, onnan kerül továbbításra. A kitűzött cél a CPU ugyanezen csatlakozón keresztül történő elérése.

Az FPGA és a CPU között a szükséges hardveres összeköttetés létezik, így az FPGA-ban egy olyan logika megvalósítása a feladat, mely biztosítja a LAN porton mind az adatforgalom, mind a CPU vezérlő üzeneteinek átvitelét anélkül, hogy az egyik hibát okozna a másikban.

A dolgozat első felében összefoglalom a feladat elvégzéséhez szükséges hálózati ismereteket, ezután kitérek a feladat tárgyát képező kártya megoldás szempontjából lényeges részelemeinek jellemzésére, majd ismertetem az általam megtervezett és implementált modult.

Azzal, hogy az új funkció megvalósításához elegendő az FPGA-t újrakonfigurálni, a modemkártyán hardveres átalakítás nem szükséges, jelentős tervezési és gyártási költségek spórolhatók meg, hisz a már eladott kártyák is könnyedén felruházhatók a kibővített funkcionalitással.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.