Szintézisre optimalizált mikroprocesszoros rendszer fejlesztése SystemVerilog nyelven

OData támogatás
Konzulens:
Dr. Horváth Péter
Elektronikus Eszközök Tanszéke

A hardverleíró nyelvek világában a két legelterjedtebben használt nyelv a Verilog és a VHDL. Mindkét nyelv kiválóan alkalmas digitális rendszerek és logikai funkciók precíz modellezésére, viszont az előállt modellek helyességét ellenőrizni, verifikálni kell. Erre a célra gyakran egy másik nyelvet, egy hardververifikáló nyelvet alkalmaznak, amely biztosítja mindazokat a funkciókat, amelyekre szükség lehet egy kifinomult és átfogó ellenőrzési folyamat során. Ilyen feladatok megoldására hívják segítségül pld. a SystemVerilog nyelvet, ami a C és C++ programozási nyelvekből vett át rengeteg szintaktikai elemet, ezáltal egy nyelvbe vegyítve támogatja a rendszerszintű tervezést és verifikálást.

Munkámmal azt szeretném bemutatni, hogy a SystemVerilog nyelv, amelyet leginkább verifikációra használnak, megállja a helyét a digitális rendszerek szintézise során is. A nyelv kellő alkalmasságának bizonyításához egy mikroprocesszoros rendszert fejlesztettem ki: feladatom során nagyban támaszkodtam a nyelvben megtalálható szintaktikai kifejezésekhez és egyszerűsítésekhez.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.