Z-Buffer egység megvalósítása FPGA áramkörön

OData támogatás
Konzulens:
Szántó Péter
Méréstechnika és Információs Rendszerek Tanszék

Feladatom a háromdimenziós képmegjelenítésben használt takarási probléma megoldása volt. Dolgozatom során áttekintem a képszintézisben használt geometriai transzformációkat, a lépések matematikáját, kitérek a takarási probléma különböző megoldásaira.

Vizsgálom a piacon lévő gyártók által használt technológiákat, ezek időrendi fejlődését, illetve alkalmazkodását a folyamatosan fölmerülő új igényekhez.

Ezután bemutatom az általam tervezett z-buffert tartalmazó modult. A fejlesztéshez a Xilinx ISE környezetet használtam, a tervezett hardver funkcionalitását a beépített szimulációval ellenőriztem. Dolgozatom során részletesen leírom a modulomat fölépítő részegységek működését, ezek egymással való kapcsolatát.

A modul szegmentált képszintézist valósít meg, a használt memória így chipen belül helyezkedik el. Lehetőséget biztosítok az elkészült szegmens olvasására, miközben a modul a következő szegmensen dolgozik. A fejlesztői környezet által becsült maximális működési frekvencia 190 Mhz.

Dolgozatom végén pár szóban írok a jövőbeni tervekről, további megoldandó problémákról.

Letölthető fájlok

A témához tartozó fájlokat csak bejelentkezett felhasználók tölthetik le.